Bộ vi xử lý Hệ thống Tính toán Hiệu năng Cao cho Chuyến bay Không gian (HPSC) thế hệ mới, do NASA hợp tác với hãng công nghệ Microchip Technology Inc. (Arizona) phát triển, đã hoàn thành thành công vòng thử nghiệm môi trường đầu tiên, bao gồm các bài kiểm tra về bức xạ điện từ, sốc nhiệt và độ rung, mở đường cho khả năng tàu vũ trụ “tự suy nghĩ” trong các sứ mệnh xa Trái Đất.
Các cuộc thử nghiệm bắt đầu vào tháng 2 tại Phòng thí nghiệm Sức đẩy Phản lực (JPL) của NASA và sẽ tiếp tục trong nhiều tháng. Dữ liệu ban đầu từ JPL cho thấy con chip HPSC đang hoạt động với hiệu suất gấp 500 lần so với các dòng chip chịu bức xạ hiện đang được sử dụng trên các tàu vũ trụ truyền thống.
Được thiết kế dưới dạng hệ thống trên một vi mạch (system-on-a-chip) – loại vi mạch nhỏ gọn thường thấy trong điện thoại thông minh – HPSC tích hợp toàn bộ các thành phần cốt lõi của một hệ thống máy tính: bộ xử lý trung tâm (CPU), bộ xử lý tính toán chuyên dụng, bộ mạng tiên tiến, bộ nhớ và các cổng vào/ra. Tuy nhiên, điểm khác biệt then chốt là HPSC được chế tạo để sống sót trong nhiều năm khi vận hành cách Trái Đất hàng trăm triệu kilomet, nơi không có bất kỳ cơ sở sửa chữa nào.
Theo công bố từ chương trình Game Changing Development (GCD) của NASA, con chip này được gia cố để chịu được các điều kiện khắc nghiệt của không gian: biên độ nhiệt độ cực đoan (từ lạnh sâu đến nóng thiêu đốt) và mức bức xạ cao từ gió Mặt Trời cũng như tia vũ trụ – những yếu tố có thể gây lỗi tính toán.
Ông Eugene Schwanbeck, quản lý chương trình tại GCD của NASA, cho biết: “Kế thừa di sản của các bộ xử lý không gian thế hệ trước, hệ thống đa lõi mới này có khả năng chịu lỗi cao, linh hoạt và hiệu suất cực kỳ mạnh mẽ. Đây là một thành tựu của hợp tác kỹ thuật giữa NASA và khu vực tư nhân.”
Một điểm đáng chú ý khác là HPSC được thiết kế để thích ứng về mức tiêu thụ điện năng: có thể tắt các chức năng khi không sử dụng hoặc chuyển sang chế độ ít tiêu hao năng lượng. Điều này đặc biệt quan trọng trong không gian, nơi điện năng là nguồn tài nguyên khan hiếm.
Để mô phỏng hiệu suất thực tế, nhóm nghiên cứu đã sử dụng các kịch bản đáp hạ cánh từ các sứ mệnh NASA trước đây – những kịch bản vốn thường đòi hỏi phần cứng tiêu tốn nhiều năng lượng để xử lý khối lượng lớn dữ liệu từ cảm biến hạ cánh.
Ông Jim Butler, quản lý dự án HPSC tại JPL, cho biết: “Chúng tôi đang thử nghiệm những con chip này qua các bài kiểm tra bức xạ, nhiệt và sốc, đồng thời đánh giá hiệu suất của chúng trong chiến dịch kiểm tra chức năng nghiêm ngặt. Đây là thời điểm thú vị khi chúng tôi được làm việc trên phần cứng được thiết kế để giúp NASA thực hiện những bước nhảy vọt tiếp theo.”
Sau khi được chứng nhận đủ tiêu chuẩn cho chuyến bay không gian, NASA sẽ tích hợp chip HPSC vào phần cứng máy tính của các tàu quỹ đạo, xe tự hành (rover), mô-đun cư trú trên Mặt Trăng và Sao Hỏa, cũng như các sứ mệnh không gian sâu trong tương lai.
Bên cạnh đó, Microchip Technology đang điều chỉnh HPSC cho thích ứng với các ứng dụng trên Trái Đất trong lĩnh vực hàng không và sản xuất ô tô, tiếp nối truyền thống ứng dụng công nghệ trong đời thực từ các chương trình không gian của NASA.
Chip HPSC của NASA tích hợp toàn bộ sức mạnh của một hệ thống trên một vi mạch. Ảnh: NASA/JPL-Caltech
Mô phỏng xe tự hành trên Mặt Trăng vận hành tự động nhờ chip HPSC của NASA.
Ảnh: NASA/JPL-Caltech
